Area di memoria del Changxin G6 ridotta di un altro 30%, debutta il processo di bonding

Riassunto:

Recentemente sono trapelate le previsioni degli indicatori tecnici della piattaforma tecnologica di memoria di prossima generazione G6 del produttore nazionale di DRAM Changxin Technology.

Il piano mostra che Changxin continuerà a utilizzare il processo di litografia DUV per produrre memoria di generazione G6, il cui lancio è previsto già nel 2028. L'area dell'unità chip sarà ulteriormente ridotta da 0,00128205 micron quadrati nella generazione G5 a 0,000896 micron quadrati, una riduzione del 30%.

In assenza di macchine litografiche EUV, Changxin si sta avvicinando ai limiti fisici di questa tecnologia attraverso l'ottimizzazione approfondita della combinazione del processo DUV.

Secondo i dati di previsione rilasciati dal tecnico della piattaforma X Frederick Chen, la contrazione dell'area unitaria di G6 sarà ottenuta continuando a ottimizzare la macchina litografica a immersione DUV da 193 nm, combinata con la tecnologia SAQP (auto-allineato quadruplo patterning), e alcuni livelli utilizzeranno il processo auto-allineato a doppio patterning (SADP).

Dal punto di vista degli indicatori dei nodi di processo, la spaziatura WL (word line) di G6 sarà ulteriormente ridotta da 33,3 nanometri di G5 a 28 nanometri, la spaziatura BL (bit line) sarà ridotta da 38,5 nanometri a 32 nanometri e la spaziatura AA (area attiva) sarà ridotta da 23,9 nanometri a 20 nanometri.

La soluzione fotoresist verrà aggiornata contemporaneamente. Lo strato di taglio AA verrà aggiornato da 193i LE4 a 193i LE4 o X-SADP e verrà introdotta anche l'opzione X-SADP per lo strato di contatto della bit line.

La prima introduzione del processo di adesione è la variabile tecnica più critica nel piano G6.

Questa idea è altamente coerente con il layout tecnico di Changxin sull'architettura 4F². Cao Kanyu, presidente di Changxin Technology, ha chiarito alla quarta conferenza su chip e chip integrati che una delle scoperte principali dell'architettura 4F² è quella di disaccoppiare la DRAM dai processi CMOS e quindi ottenere l'interconnessione ad alta velocità attraverso il bonding ibrido a livello di wafer. Questo è un punto di svolta chiave per la DRAM dal ridimensionamento bidimensionale all'integrazione tridimensionale. Changxin prevede di lanciare una nuova generazione di prodotti DDR5 RDIMM che incorporino questa tecnologia entro la fine di quest'anno.

G6 potrebbe essere il prodotto di ultima generazione con struttura del chip di memoria 6F². Le previsioni sottolineano che

Changxin ha predisposto in anticipo la tecnologia di memoria 3D e i suoi strati di impilamento DRAM 3D possono raggiungere più di 64 strati. Si prevede che i prodotti della generazione G7 lanciati dopo il 2030 possano passare alla struttura 4F² o all'architettura di memoria 3D.