Riassunto:
CXMT sta affrontando un severo test di rendimento sulla strada verso la memoria all'avanguardia a larghezza di banda elevata (HBM). Secondo il media tecnologico wccftech che cita i sondaggi sulla catena di fornitura del settore e gli ultimi rapporti divulgati dall'industria coreana, Changxin Memory ha riscontrato gravi colli di bottiglia nel processo durante la produzione di prova di particelle di memoria HBM3 impilate a 8 strati per chip di calcolo dell'intelligenza artificiale. Il tasso di rendimento complessivo si aggira da tempo nella fascia bassa compresa tra il 25% e il 30%. Se si sovrappongono i collegamenti estremamente rigorosi di confezionamento finale, test e valutazione delle prestazioni, quasi l'80% dei prodotti chip offline non riescono nemmeno a superare il test di ispezione finale. L’effettivo tasso di rendimento complessivo deve affrontare sfide enormi.
Come spina dorsale dell'industria cinese dei semiconduttori di storage, negli ultimi anni Changxin Memory ha compiuto progressi significativi nella produzione di chip di memoria DDR4 convenzionali e DDR5 a livello di 17 nm. Secondo quanto riferito, il suo tasso di rendimento della DRAM convenzionale ha superato il 90% e ha rapidamente conquistato quote di mercato nei mercati globali delle memorie consumer e server. Tuttavia, rispetto ai tradizionali moduli DRAM planari a strato singolo, la tecnologia HBM presenta un'enorme differenza nella complessità del packaging. Non solo richiede l'impilamento verticale di più die DRAM, ma si basa anche sull'interconnessione through-silicon via (TSV) ad alta precisione, sulla saldatura micro-bump e su sofisticati materiali di imballaggio avanzati. Questo processo di produzione ad alta soglia impone requisiti estremamente severi al controllo del processo. Eventuali difetti del die a strato singolo o errori di allineamento delle microinterconnessioni porteranno direttamente alla rottamazione dell'intero costoso chip stacked della HBM.
Il chip HBM3 di Changxin Memory è prodotto principalmente utilizzando un processo a 16 nanometri e adotta un'architettura di stacking verticale a 8 strati. A causa della mancanza di supporto per il sistema di litografia a raggi ultravioletti estremi (EUV), le aziende devono fare molto affidamento su soluzioni di esposizione multipla a raggi ultravioletti profondi (DUV) con molteplici fasi di processo aggiuntive, che praticamente raddoppiano il tasso di difetti e la difficoltà di controllo dello stress dell'imballaggio. Una volta completata la produzione dei wafer e la laminazione preliminare, il tasso di rendimento approssimativo è stato mantenuto solo a circa un quarto. Nella successiva valutazione finale della qualità dell’integrità del segnale ad alta frequenza, del consumo di energia termica e della stabilità a lungo termine, solo il 70% circa dei campioni sopravvissuti riusciva a malapena a soddisfare gli standard. Di conseguenza, per ogni 100 chip HBM3 usciti dalla catena di montaggio, solo circa 20 potevano veramente soddisfare gli standard di consegna commerciale.
In netto contrasto, i tre giganti tradizionali del mercato globale HBM, SK Hynix, Samsung Electronics e Micron Technology, hanno vissuto anni di perfezionamento delle linee di produzione. Il tasso di rendimento delle loro linee di produzione HBM3 e HBM3E più avanzate è costantemente salito a un livello maturo del 60% o addirittura superiore, e si stanno costantemente spostando verso l'architettura HBM4 di prossima generazione. L'attuale tasso di rendimento di Changxin Memory, pari a circa il 25%, significa che il costo irrecuperabile dei wafer e dei materiali scartati per la produzione di un singolo chip HBM utilizzabile è estremamente elevato, il che limita direttamente il ritmo di consegna su larga scala ai clienti nazionali di chip di potenza di calcolo AI come Huawei Ascend, Cambrian e Alibaba Pingtouge.
Sebbene il basso tasso di rendimento iniziale abbia portato a Changxin Memory un'enorme pressione sulla perdita di capacità finanziaria e produttiva, essere in grado di eseguire l'intero processo di impilamento fisico e prova di prova HBM3 in un ambiente di severi controlli sulle esportazioni esterne e blocchi tecnici dimostra ancora che China Semiconductor ha superato la soglia di verifica del prototipo più difficile nel campo dell'integrazione eterogenea avanzata. Per Changxin Storage, la proposta principale in questa fase si è spostata da "può essere prodotto" a "come affrontare il tasso di rendimento". Con la continua messa a punto del successivo processo di confezionamento con pressa a caldo impilato, l'accumulo di esperienza nei parametri delle macchine della linea di produzione e l'ottimizzazione collaborativa con i giganti locali dell'imballaggio e dei test, se Changxin Storage riuscirà ad aumentare il tasso di rendimento complessivo fino a una linea di pareggio economicamente fattibile durante il ciclo di produzione di massa pianificato dalla fine del 2026 al 2027 diventerà un punto chiave decisivo nel determinare l'autosufficienza della catena di approvvigionamento di potenza di calcolo dell'IA nazionale.
Commenti