Riassunto:
ASML sta collaborando con i clienti per sviluppare maschere più grandi per le apparecchiature di litografia High-NA EUV di prossima generazione, un adeguamento che dovrebbe rendere il sistema più adatto ai chip di IA e data center più grandi. L'azienda ha dichiarato che le apparecchiature EUV esistenti possono stampare chip con un'area di circa 800 millimetri quadrati, sufficiente per coprire processori e acceleratori progettati per hardware avanzato di data center da produttori come Nvidia e Google.
High-NA EUV è la piattaforma litografica principale di prossima generazione di ASML. Può stampare caratteristiche più fini rispetto all’EUV esistente, aiutando i produttori di chip a realizzare progetti ad alta densità su processi avanzati. Ma attualmente utilizza una maschera più piccola, che limita l’area del chip che può essere stampata in una singola esposizione.
Per risolvere questa limitazione, ASML prevede di spostare l'EUV High-NA in un formato reticolo da 12 pollici, consentendo alla nuova apparecchiatura di gestire chip più grandi e coprire la più grande scala di dispositivi di livello data center che le apparecchiature EUV esistenti possono già produrre. Le apparecchiature di litografia proiettano schemi di circuiti su wafer di silicio lasciando passare la luce attraverso una maschera che trasporta schemi di chip. Pertanto, la dimensione della maschera determina direttamente la quantità di contenuto del design che può essere coperto in un'unica esposizione.
In termini di implementazione industriale, Intel ha utilizzato il sistema High-NA di ASML sui chip dei notebook, ma TSMC e Samsung non hanno ancora implementato questa apparecchiatura nella produzione di massa su larga scala di chip logici. ASML prevede di dimostrare una linea pilota utilizzando una maschera più grande nel 2031 e prevede di portare la tecnologia in una produzione in grandi volumi nel 2033.
Marco Pieters, Chief Technology Officer di ASML, ha dichiarato a Reuters che se tutte le parti del settore riuscissero a lavorare insieme per progredire, si prevede che l'efficienza produttiva di questi sistemi aumenterà del 40%. Questa mossa mira anche ad ampliare l’ambito di applicazione dell’EUV High-NA, perché si prevede che questo tipo di apparecchiatura sarà più costosa e tecnicamente impegnativa rispetto all’EUV esistente, e i produttori di chip saranno disposti ad adottarlo su larga scala solo se la produzione sarà sufficientemente elevata.
La cronologia del settore mostra inoltre che l'EUV High-NA si sta gradualmente spostando dalle prove iniziali a una pianificazione della produzione più ampia. SK Hynix ha affermato che sta valutando se aderire all'alleanza per promuovere l'introduzione di maschere da 12 pollici e ha fissato il 2028 come punto temporale target per l'utilizzo dell'EUV High-NA per la produzione di massa di DRAM; Samsung prevede inoltre di utilizzare High-NA EUV per la produzione di DRAM ad alta capacità nel 2028 e TSMC prevede di introdurre questa tecnologia nella produzione su larga scala di chip di processo avanzati a partire dal 2030.
Questi sviluppi mostrano che la soluzione di maschera di grandi dimensioni di ASML sta principalmente risolvendo un altro livello di problemi: consentendo all'EUV High-NA non solo di fornire una risoluzione più elevata, ma anche di supportare progetti di chip sempre più grandi richiesti dai sistemi di intelligenza artificiale e dall'infrastruttura cloud.
Commenti